Open Hardware : l'Open Source à l'assaut des processeurs

Au début des années 2000, une communauté d'ingénieurs veut allier électronique et Open Source. Leur idée : proposer des plans de cartes mères, de composants et même de processeurs, que tout industriel pourrait reproduire et modifier librement sans payer de royalties.
Ce sont les débuts de l'Open Source Hardware - ou plus succinctement l'Open Hardware - avec le lancement début 2000 de l'initiative OpenCores.

Sun MicroSystems est le premier grand acteur à se lancer dans l'aventure, avec son processeur OpenSPARC T1 présenté en 2005, puis avec l'OpenSPARC T2 lancé en 2007. Des puces 64 bits à huit cours, très performantes pour l'époque.

Mais le mouvement est stoppé quand Oracle rachète Sun MicroSystems, en 2010. Et manifeste peu d'intérêt pour le monde Open Source. Quelques succès sont, toutefois, à signaler : le processeur LEON3 (suivi du LEON4 en 2010) est un processeur SPARC durci Open Source, créé pour le compte de l'Agence spatiale européenne, dédié aux satellites et autres véhicules spatiaux.

En Chine, les processeurs Feiteng, adaptés au monde des supercalculateurs, se sont longtemps appuyés sur le code source de l'OpenSPARC. Les dernières générations de Feiteng ont toutefois abandonné cette architecture au profit de celle d'ARM.

RISC-V : en route vers le succès?!

Le projet RISC-V (prononcez RISC Five) débute il y a tout juste 10 ans dans l'enceinte de l'université de Berkeley, en Californie (USA). Au menu, deux architectures de processeur, 32 bits et 64 bits (le 128 bits est aussi prévu). À noter, une compression sur 16 bits des instructions permet également des utilisations au sein de microcontrôleurs. L'ennemi du RISC-V est tout désigné : ARM.

Premier coup d'accélérateur en 2015, avec la création de la RISC-V Foundation.
Mais c'est à partir de 2019, avec la naissance de RISC-V International, que le projet prend son réel essor. Et avec de solides ambitions, puisque l'association de droit suisse indique « ouvrir la voie aux 50 prochaines années de conception et d'innovation informatique ». Et cela fonctionne.
Plus de 700 membres ont rejoint l'organisation, dont des noms très célèbres. Certes, la plupart visent d'abord le monde de l'électronique embarquée, mais certains designs basés sur l'architecture RISC-V ont attiré notre attention.

Début 2019, Western Digital ouvre le code source de son SweRV, un processeur dédié au monde du stockage Flash. C'est le premier grand nom américain à concrétiser une offre RISC-V.
Dévoilé au cours de l'été 2019, le XuanTie 910 est conçu par le géant chinois du cloud Alibaba.
Gravé en 12 nm, il propose 16 cours 64 bits de très hautes performances, cadencés à 2,5 GHz.

Mais l'acteur phare de cette mouvance, c'est SiFive, qui dégaine ses premières offres dès 2017. L'offensive est lancée pendant l'été 2020, avec l'annonce de HiFive Unmatchedla, la première carte mère de PC pourvue d'une offre RISC-V. Si elle n'est pas très abordable (un peu moins de 600 ? HT) et pas très puissante, avec son processeur Freedom U740, elle est compatible 64 bits, bien équipée et fonctionne sous Linux.

OpenPower : la plus secrète des plateformes ouvertes

En 2013, IBM tente - une nouvelle fois - de lancer une plateforme ouverte autour de son architecture Power. Le mouvement OpenPower, qui regroupe IBM, Google, Mellanox, Nvidia et Tyan, est ambitieux, il vise à lancer une plateforme dédiée spécifiquement au monde des serveurs. L'ensemble du matériel et du logiciel, y compris l'hyperviseur et le firmware, est accessible sous licence Open Source. Mais, côté processeurs, IBM avance à pas comptés.

Le jeu d'instructions du Power (Power ISA) est parfaitement documenté, mais ce n'est qu'au cours de l'été 2019 qu'IBM annonce qu'il sera accessible sous licence ouverte. Et il faudra attendre février 2020 pour que la fondation OpenPower livre le brouillon définitif de cette licence.
Bonne nouvelle, elle est très permissive et permettra ainsi aux industriels de créer leurs propres puces compatibles Power sans payer de royalties à IBM. La seule condition est de conserver une parfaite compatibilité avec cette architecture processeur.

Ce n'est qu'en juillet et septembre 2020 qu'IBM livre ses deux premiers cours Power sous licence ouverte, la Creative Commons CC-BY 4.0 : l'A2I (quatre threads par cour, optimisé pour les performances en environnement multicour) et l'A2O (deux threads par cour, optimisé pour les performances en mode monocour).

Avec une gravure en 7 nm, IBM estime qu'il sera possible d'atteindre les 4,2 GHz, pour une consommation d'un demi-watt par cour. La conception des A2 date toutefois de 2010. Une mise à niveau sera donc nécessaire pour coller aux spécifications Power ISA ouvertes (les versions 3.0 et 3.1), et permettre ainsi une reproduction sans contraintes, ni sur le cour ni sur le jeu d'instructions.

Point intéressant : ce n'est pas n'importe quel cour qu'IBM a choisi de libérer. Des processeurs comprenant 18 cours A2I cadencés à 1,6 GHz animaient, en effet, les supercalculateurs BlueGene/Q. Big Blue nous offre, ici, une petite part de rêve.

Et dans dix ans?? Il ne fait aucun doute que l'architecture processeur RISC-V sera devenue un grand nom du monde des microprocesseurs. En jouant la carte d'une plateforme serveur, IBM pourrait alors marquer des points. Mais il lui est impératif d'accélérer. Enfin, il faudra garder un oil sur la Chine, où de nombreux acteurs industriels et académiques sont à la manouvre.