Vers des barrettes de RAM plus denses, plus rapides et moins énergivores : telles sont les promesses de la spécification DDR5. Le JEDEC (Joint Electron Device Engineering Council) l’a publiée la semaine passée.
La commercialisation pourrait démarrer à l’horizon 2021, soit 7 ans après le lancement de la génération actuelle (DDR4).
Chez Intel, les premières plates-formes à la prendre en charge devraient être Alder Lake-S (desktop) et Sapphire Rapids (serveurs). Chez AMD, il faudra peut-être attendre 2022 avec l’architecture Zen 4.
Côté fabricants, Samsung a annoncé qu’il lancerait la production de masse de modules DDR5 en 2021.
SK Hynix est aussi sur les rangs. Son tableau comparatif (ci-dessous) résume les principales améliorations par rapport à la DDR4.
Sur le volet densité, la capacité maximale par die est quadruplée, à 64 Gb. Ce qui permettra la fabrication de modules de 128 Go.
Côté bande passante, le JEDEC espère débuter à 4,8 Gbit/s. Pour atteindre à terme 6,4 Gbit/s, soit le double de la DDR4 (et le quadruple de la DDR3). Un plafond qui devrait être dépassé (SK Hynix, par exemple, vise de la DDR5-8400), comme il l’a été en DDR4 (on trouve des modules DDR4-5000).
La marge de progression étant limitée sur la fréquence d’horloge, c’est sur le parallélisme que portent les principaux changements architecturaux.
D’un canal 64 bits, on passe à deux canaux 32 bits, comme sur les mémoires LPDDR4 et GDDR6.
La longueur de burst (quantité de données écrites par cycle) double sur chaque canal, pour passer à 16 bits.
Autre levier de performance : la technologie SBRF (Same Bank Refresh). Elle permet au CPU d’exploiter une banque de données pendant que les autres sont rafraîchies. Banques qui pourront par ailleurs se compter jusqu’à 32 (8 groupes de 4), contre 16 en DDR4 (4 groupes de 4).
Concernant la tension nominale, elle baisse de 1,2 V à 1,1 V. Sa gestion n’est plus confiée à la carte mère, mais aux modules mémoire.
On reste sur un format à 288 broches, mais avec un détrompeur déplacé pour éviter la confusion avec la DDR4.
Photo d’illustration ©
Pour développer une version 7B de son modèle Codestral, Mistral AI n'a pas utilisé de…
L’Autorité de la concurrence et des marchés (CMA) britannique ouvre une enquête sur les conditions…
Thomas Gourand est nommé Directeur Général pour la France. Il est chargé du développement de…
Pour dissuader le CISPE d'un accord avec Microsoft, Google aurait mis près de 500 M€…
Pour réduire la taille des mises à jour de Windows, Microsoft va mettre en place…
De l'organisation administrative à la construction budgétaire, la Cour des comptes pointe le fonctionnement complexe…
