Gravure en 40 nm chez TSMC

Les technologies de gravure en 45 nanos sont encore récentes. Si la plupart des fondeurs travaillent déjà à la génération suivante -celle des 32 nm., TSMC (Taiwan Semiconductor Manufacturing Corp.) a décidé d’introduire une étape intermédiaire, le 40 nm (les étapes intermédiaires sont devenues une habitude chez ce fondeur).

La photolithographie par immersion en 193 nm et des matériaux extreme low-k (ELK) permettent d’atteindre une telle finesse de gravure.

Face aux composants gravés en 45 nm, la consommation baisse d’un maximum de 15%. Deux techniques de placement des transistors sont présentes : le 40LP se focalise sur la faible consommation (puces de portables, composants sans fil) alors que le 40G sera adapté aux fréquences plus élevées (CPU, GPU, composants réseau, FPGA, etc.).

TSMC annonce que les méthodes de placement LP et G permettent d’augmenter la densité d’un facteur de 2,35 par rapport au 65 nm et d’environ 1,175 face au 45 nm. En augmentant la densité des composants, leur taille diminue, ce qui permet d’en produire plus sur un seul wafer(tranche de semi-conducteur), et donc de réduire les coûts de fabrication.

Les premiers wafers 40 nm de 300 mm pourraient être disponibles d’ici à trois mois. Ils sortiront tout d’abord de la Fab12. La production sera étendue ultérieurement à la Fab14.