Intel en 35 nanomètres, et 65nm pour 2005

Face aux détracteurs de la célèbre Loi de Moore, qui anime depuis les années 60 l’industrie des semiconducteurs, Intel apporte un sacré démenti en annonçant le développement d’une puce mémoire de 70Mo en 35 nanomètres, une réduction de la taille des transistors 30% supérieure à ce que l’industrie fait de plus réduit actuellement.

Enoncée en 1960 par Gordon Moore, justement l’un des fondateurs d’Intel, la loi qui porte son nom postule que le nombre de transistors sur un circuit imprimé, et donc sa capacité et ses performances, double tous les deux ans. Une loi vérifiée et même amplifiée jusqu’à présent, par Intel et l’industrie des composants ou semiconducteurs en général. Certains experts considèrent pourtant qu’une barrière technologique pourrait s’imposer sur les technologies CMOS (complementary metal-oxyde semiconductor) avant 15 ans. Plus sûrement, les Etats-Unis craignent l’émergence des pays d’Asie, et surtout la Chine, qui pourraient investir sur les nanotechnologies dans le futur, et entraîner une rupture dans l’équilibre économique qui a jusqu’à présent essentiellement profité à l’Amérique. L’annonce d’Intel est donc un pavé jeté dans la mare des détracteurs des technologies des semi-conducteurs. « Intel continue d’augmenter le challenge de la taille en innovant sur de nouvelles structures de matériaux, processus et technologies » a rappelé Sunlin Chou, le patron de la division Technology and Manufacturing Group d’Intel. En comme pour enfoncer le clou, Intel a confirmé que les premiers produits fabriqués selon les processus technologiques en 65 nanomètres seront disponibles courant 2005. Et de rappeler que malgré quelques difficultés qui l’ont retardée, la technologie des 90 nanomètres est déjà présente. L’annonce redonne la main à Intel, alors que les japonais, en particulier Toshiba, avaient pris le devant en annonçant avant Intel les premiers développements en 45 nanomètres?