A l’instar d’Intel qui a emprunté le chemin de la 3D avec ses MOS « 3D » FinFET, Micron a conçu un premier module de mémoire vive dit Hybrid Memory Cube (HMC). Les premiers échantillons de prototypes intégrant cette technologie commencent à être livrés à certains clients.
Micron parle de « u3D » tout simplement parce q’il s’agit d’empiler des couches de mémoire volatile l’une sur l’autre, les contrôleurs reposant au pied de l’empilement. Toutes ces couches sont reliées grâce à une technologie spécifique de VIA (Vertical Interconnect Access) qui sont autant d’entrées/sorties.
Il s’agit ainsi de faire transiter des signaux électriques à travers le silicium. Toute la subtilité réside dans le procédé permettant d’empiler ces couches mémoire pouvant atteindre chacune une capacité de 2 Go et la manière de les interconnecter. De surcroît, si le module gagne en épaisseur, il gagne également en compacité, ce qui est de nature à diminuer les interconnexions et ainsi augmenter la bande passante.
Si les premiers modules livrés par Micron plafonnent à 2 Go (16 Gb) de capacité (via un empilement de 4 couches de 4 Gb), leur bande passante bidirectionnelle s’envole littéralement à 160 Go/s. C’est presque 13 fois plus que les 12,8 Go/s de la DDR3 à 1600 MHz et 8 fois plus que celle de la DDR4 qui est de l’ordre de 20 Go/s. Micron prévoit également de développer un module similaire embarquant 4 Go. Dans le futur, la mémoire HMC permettra même des débits bidirectionnels de 320 Go/s.
La connexion au processeur se fait via des liens bidirectionnels (jusqu’à 4) qui permettent d’exploiter la bande passante de cette mémoire hybride.
Au-delà de la vélocité, les modules de mémoire vive HMC utilisent jusqu’à 70% d’énergie électrique de moins que les puces DRAM du marché.
De surcroît, pas moins de 100 compagnies internationales soutiennent la technologie HMC. Au sein de l’Hybrid Memory Consortium, ont trouve les trois plus grands fabricants de mémoire (Micron, Samsung et Hynix) mais aussi Intel, Microsoft, ARM et HP qui ont participé à la publication de la version 1.0 des spécifications finales de cette DRAM « 3D ».
Tandis que la production de masse des premières puces de mémoire hybride devrait débuter en 2013, il ne faut pas s’attendre à la voir dans des produits commercialisés avant 2014.
Visant les marchés des réseaux et de l’informatique haute performance dans un premier temps, la mémoire HMC pourrait toutefois faire son chemin jusqu’aux terminaux mobiles d’ici 3 à 5 ans.
Voir aussi
Silicon.fr en direct sur les smartphones et tablettes
Silicon.fr fait peau neuve sur iOS
Pour développer une version 7B de son modèle Codestral, Mistral AI n'a pas utilisé de…
L’Autorité de la concurrence et des marchés (CMA) britannique ouvre une enquête sur les conditions…
Thomas Gourand est nommé Directeur Général pour la France. Il est chargé du développement de…
Pour dissuader le CISPE d'un accord avec Microsoft, Google aurait mis près de 500 M€…
Pour réduire la taille des mises à jour de Windows, Microsoft va mettre en place…
De l'organisation administrative à la construction budgétaire, la Cour des comptes pointe le fonctionnement complexe…
