Pour gérer vos consentements :
Categories: Composants

Le PCIe se mue pour embrasser l’Internet des Objets

Le PCI SIG (Special Interest Group) explore actuellement les possibilités pour interconnecter des SoC à l’Internet des Objets via le PCIe. Dans le même laps de temps, des détails sur le PCI Express Gen 4 à 16 GT/s ont été donnés.

Un rôle dans l’Internet des Objets

Le groupe de travail PCI SIG planche sur des extensions du protocole PCIe afin de le rendre plus intégrable dans les SoC (System on a Chip), ces puces conteneurs qui embarquent processeur, processeur graphique et de nombreuses autres IP (Intellectual Property).

Cela pourrait passer par une modification des schémas d’adressage pour le simplifier de sorte que moins de ressource hardware ne soit sollicitée au niveau du SoC.

Le PCI SIG devrait communiquer sur le sujet et donner plus de précisions dès l’automne prochain.

Aller au-delà du M-PCIe

Ce travail pour que le PCIe embrasse le domaine très porteur de l’Internet des Objets dépasse le cadre du Mobile PCI Express (M-PCIe) défini pour les smartphones, les tablettes et les ultrabooks. Développé par le PCI-SIG et le MIPI Alliance, le M-PCIe est une version du protocole PCIe pour appareils mobiles fonctionnant sur la couche physique M-PHY définie par le MIPI Group.

Le standard est actuellement examiné et devrait être rendu disponible aux membres du PCI-SIG dans les prochaines semaines. Peu de détails sont connus mais on sait qu’il s’agit d’un amendement à la spécification PCI Express 3.0 et non d’une extension comme pourrait l’être le PCIe destiné à interconnecter des SoC à l’IdO. Le PCIe Gen 3 offre 8 Gb/s par ligne, ce qui n’est pas loin des 6 Gb/s (valeur maximum) de la spécification actuelle du M-PHY.

Début 2016 pour le PCIe Gen 4

A l’occasion de la conférence annuelle du PCI-SIG destinée aux développeurs qui s’est tenue à Santa Clara en Californie du 4 au 5 juin 2014, des détails ont été donnés sur le PCIe Gen 4. Le groupe devrait finaliser une version 0.5 de la spécification dès cette année et débuter le travail de validation hardware en lab. La spécification finalisée est attendue pour le début de l’année 2016. Il est question d’un nouveau connecteur permettant d’assurer le débit du PCIe Gen 4 deux fois supérieur à celui du PCIe Gen 3.

Parallèlement et séparément, le groupe continue ses travaux sur deux nouveaux connecteurs PCIe. L’OcuLink est destiné à des liens externes à 32 Gb/s tandis que le SFF-8639 doit permettre des connecter des SSD au fond de panier d’un serveur. La spécification de ce dernier a été livrée en mars dernier. Plusieurs sociétés dont Fusion I/O mais aussi Seagate avec l’acquisition des activités de LSI proposent du stockage flash PCIe, un secteur qui a le vent en poupe.

crédit photo © Alexei Tacu – Shutterstock

A lire aussi :

Recent Posts

Le Réseau interministériel de l’État, sujet à dépendance

La Cour des comptes appelle à formaliser et à professionnaliser certains aspects du RIE, tout…

7 heures ago

Etalab en position de faiblesse au sein de la Dinum

La Cour des comptes attire l'attention sur le risque d'affaiblissement d'Etalab, privé, ces dernières années,…

9 heures ago

Une Dinum « balbutiante » sur l’open data et les logiciels libres

Missions historiques de la Dinum, l'ouverture des données publiques et la promotion des logiciels libres…

11 heures ago

Pour son premier LLM codeur ouvert, Mistral AI choisit une architecture alternative

Pour développer une version 7B de son modèle Codestral, Mistral AI n'a pas utilisé de…

1 jour ago

Microsoft x Inflection AI : l’autorité de la concurrence britannique lance son enquête

L’Autorité de la concurrence et des marchés (CMA) britannique ouvre une enquête sur les conditions…

1 jour ago

Thomas Gourand, nouveau Directeur Général de Snowflake en France

Thomas Gourand est nommé Directeur Général pour la France. Il est chargé du développement de…

1 jour ago