Pour gérer vos consentements :
Categories: Composants

SoC A7 de l’iPhone 5S : un CPU double coeur et des interrogations

Si le les motivations d’un passage à une microarchitecture 64 bits pour le SoC A7 ne sont pas encore évidentes, les choses se précisent quant à l’agencement de cette toute nouvelle puce A7.

Un CPU double coeur cadencé à 1,3 GHz

L’A7 anime l’iPhone 5S et devrait probablement intégrer le futur iPad 5. Apple l’a présenté comme deux fois plus performant que le SoC A6, mais n’a guère été prolixe quant aux choix de conception.

Toutefois, selon AnandTech qui se base sur des benchmarks réalisés avec un iPhone 5S, il ne fait guère de doute que le processeur de l’A7 intègre deux coeurs cadencés à 1,3 GHz. Un choix étonnant à l’heure où les CPU des SoC high end de la concurrence intègrent souvent quatre coeurs, voire 8 coeurs, cadencés à des fréquences plus élevées. Mais, le conservatisme d’Apple résulte d’un compromis entre nombre de coeurs et fréquence qui s’est avéré déjà pertinent au regard des performances de l’A6.

GPU Rogue

Côté processeur graphique, toujours selon AnandTech, Apple aurait opté pour un GPU Rogue (i.e. PowerVR Series 6) d’Imagination Technologies. Plus exactement, il s’agirait du PowerVR G6430 intégrant quatre unités de traitement.

C’est le support de l’OpenGL ES 3.0 qui pointe du doigt un GPU Rogue puisque les seuls autres processeurs graphiques à le supporter sont les Adreno 320 et 330 de Qualcomm ainsi que les Mali-T62x, T658 et T678 d’ARM. Or, Apple a pour habitude de recourir à des licences PowerVR pour ses GPU.

Choix du 64 bits

Apple a opté pour un processeur 64 bits utilisant le jeu d’instructions ARMv8 (en lieu et place de l’ARMv7 avec lequel il reste compatible).

Toutefois, il ne s’agit pas de coeurs Cortex-A50 (A53 ou A57). Cupertino a développé ses propres coeurs à l’instar de Qualcomm avec ses coeurs Krait (actuellement 300 et 400). Ce développement en interne avait été initié avec l’A6 pour lequel les coeurs baptisés « Swift » avaient été conçus.

Concernant les coeurs du CPU de l’A7 baptisés « Cyclone« , il s’agirait d’une évolution des Swift. Pour l’occasion, Apple a doublé le cache de niveau L1 qui passe de deux fois 32 ko (pour les données et les instructions) à deux fois 64 ko alors que la mémoire cache L2 reste à 1 Mo partagée entre les deux coeurs.

Les améliorations concernent également le contrôleur mémoire dont la bande passante est augmentée afin de tirer parti de la LPDDR3.

Précisément, le CPU serait épaulé par 1 Go de mémoire LPDDR3 soit la même quantité que pour les iPhone 5, iPad 3 et 4. Le choix d’une architecture 64 bits n’est donc pas lié à l’adressage d’une plus grande quantité de mémoire.

En revanche, s’agissant des registres généraux, leur nombre est doublé (avec 31 registres de 64 bits) avec le passage au jeu d’instruction ARMv8. L’impact sur les performances se situe donc en partie à ce niveau.

La question de la finesse de gravure

La question de la technologie de gravure reste, elle, entière. Tout porte à croire que l’A7 est gravé dans la technologie 28 nm HK-MG (high-k + metal gate) de Samsung. Mais certains points peuvent laisser place à d’autres interprétations. Apple a mis en avant une surface de puce de 102 mm² sur laquelle sont gravés plus d’un milliard de transistors. C’est presque le double par rapport à l’A6 dont la surface est de 95,04 mm².

Si l’on se prête au petit jeu des calculs, le passage du 32 nm au 28 nm se traduit par un gain d’environ 80% (76,6% au plus en théorie (i.e. (28/32*100)²). L’A6 gravé en 28 nm ferait donc une surface de 76 mm² et si l’on double son nombre de transistors, sa surface serait approximativement multipliée par deux, soit environ 152 mm². C’est la surface à laquelle on pouvait s’attendre pour l’A7.

On pourrait donc légitimement en conclure que l’A7 est gravé en 20 nm, Intel (avec son process 22 nm) devant être probablement exclu.

La piste du 20 nm n’est en effet pas à exclure ou plutôt celle de la classe 20 nm (finesse de gravure effective comprise entre 21 nm et 29 nm), Samsung ayant débuté la production de masse de DDR4 (le process pour la RAM est toutefois différent) dans cette technologie. Mais, il pourrait aussi bien s’agir d’un process 20 nm TSMC.

Il n’en reste pas moins qu’il paraît peu probable que les rendements actuels des lignes 20 nm soient suffisants pour la production d’une puce comme l’A7. Subsiste donc la piste d’Intel (qui grave ses Haswell en 22 nm), toutefois peu crédible.

Recent Posts

IA générative : l’Autorité de la concurrence pointe de sérieux risques

Dans un avis consultatif, l'Autorité de la concurrence a identifié les risques concurrentiels liés à…

2 jours ago

OpenAI signe un accord de contenu avec Time

OpenAI signe un « partenariat de contenu stratégique » avec Time pour accéder au contenu…

2 jours ago

Atos : David Layani (Onepoint) veut sortir du capital

Au lendemain du rejet de sa proposition de restructuration, David Layani annonce sa démission du…

2 jours ago

Évaluer les LLM, un défi : le cas Hugging Face

Après un an, Hugging Face a revu les fondements de son leaderboard LLM. Quels en…

3 jours ago

Mozilla face au dilemme de la GenAI dans Firefox

Mozilla commence à expérimenter divers LLM dans Firefox, en parallèle d'autres initiatives axées sur l'intégration…

4 jours ago

VMware tente d’orienter vers VCF les déploiements pré-Broadcom

VMware met VCF à jour pour y favoriser la migration des déploiements qui, sur le…

4 jours ago