En termes de finesse de gravure, STMicroelectronics a fort à faire avec la concurrence, en particulier celle d’Intel, le leader du secteur, qui dispose de moyens bien supérieurs. Toutefois, le géant européen à quelques arguments à présenter.
La firme propose ainsi le 28 nm depuis juillet et livrera le 20 nm en décembre. Il convient d’expliquer pourquoi STMicroelectronics joue les cartes des 28 nm, 20 nm et 14 nm, et non des 32 nm, 22 nm et 16 nm choisis par d’autres.
Il faut comprendre tout d’abord que les standards définis par l’ITRS (International Technology Roadmap for Semiconductors) peuvent être optimisés. Entre le 32 nm et le 28 nm, la technique de photolithographie est ainsi améliorée, le composant restant gravé de la même façon. Le “die-shrink” représente ce passage entre le process défini par l’ITRS et sa version optimisée.
À partir du 28 nm, la feuille de route de STMicroelectronics s’axe d’entrée de jeu sur ces processus intermédiaires (28, 20, 14), ce qui lui permet de proposer la meilleure efficacité énergétique possible pour une génération donnée de puces. Elle propose de surcroit de nouveaux intermédiaires entre chaque génération, les 28FDSOI et 20FDSOI, dont nous parlerons plus loin.
Plus la finesse de gravure est avancée, plus les électrons ont tendance à sauter d’une piste à l’autre. Le dessin du circuit (éviter les virages trop serrés, les pistes trop rapprochées, etc.) devient alors essentiel. STMicroelectronics est à la fois concepteur et fondeur de circuits intégrés, et considère cette position comme étant un avantage sur les sociétés “fabless” (sans usines).
En effet, les concepteurs travaillant avec des fondeurs tiers voient le cycle de développement de leurs composants s’allonger de plus en plus, les problèmes physiques se multipliant. De là à y voir la raison faisant que TSMC a encore du mal à stabiliser son 28 nm, le pas est vite franchi.
Intel est tout à fait conscient de ces différents défis. La firme de Santa Clara se targue d’ailleurs d’être à la fois concepteur et fondeur de composants, et d’optimiser ses offres via de nouveaux substrats et techniques de gravure. Dernière avancée en date, le Tri-Gate, qui permet d’améliorer le rendement des transistors.
STMicroelectronics répond avec le FD-SOI (Fully Depleted-Silicon On Insulator). À la clé, une fréquence de fonctionnement maximale en hausse de 30 % ou une consommation électrique (à fréquence inchangée) en baisse de 35 % (en 28 nm LP). Des résultats relativement proches de ceux obtenus avec le Tri-Gate, à un élément près : le design des processeurs ne change pas, ni – dans les grandes lignes – les outils de production : le FD-SOI est donc une évolution indolore… contrairement au Tri-Gate d’Intel.
Page: 1 2
Dans un avis consultatif, l'Autorité de la concurrence a identifié les risques concurrentiels liés à…
OpenAI signe un « partenariat de contenu stratégique » avec Time pour accéder au contenu…
Au lendemain du rejet de sa proposition de restructuration, David Layani annonce sa démission du…
Après un an, Hugging Face a revu les fondements de son leaderboard LLM. Quels en…
Mozilla commence à expérimenter divers LLM dans Firefox, en parallèle d'autres initiatives axées sur l'intégration…
VMware met VCF à jour pour y favoriser la migration des déploiements qui, sur le…