Le Tick-Tock d'Intel adapté par AMD pour améliorer son time-to-market
Publié par La rédaction le | Mis à jour le
AMD pourrait mettre en place un processus de développement comparable, dans une certaine mesure, au Tick-Tock d'Intel. Il permettrait à la société de Sunnyvale de réduire le time-to-market de ses nouveaux produits.
Advanced Micro Devices a entamé une refonte de sa stratégie en parallèle avec des restructurations annoncées début novembre 2011 par Rory Read, le nouveau PDG nommé le 25 août 2011. Tout cela devrait s'accompagner d'un rythme de développement de ses microarchitectures empruntant pour beaucoup au Tick-Tock d'Intel.
Améliorer le time-to-market
Savamment orchestré, le Tick-Tock mis en place par Intel est la clé de voûte d'un processus de développement de microarchitectures et de nouvelles technologies CMOS. En alternant les deux, la firme de Santa Clara arrive à maintenir les innovations sans courir deux lièvres à la fois : nouvelle microarchitecture avec l'actuel process (« Tock ») ou ancienne architecture avec un nouveau process (« Tick »). Les rendements sont ainsi maintenus et le time-to-market optimisé avec une prise de risque diminuée.
AMD pourrait mettre en place un tel système. Différent dans sa forme, il ne concernerait toutefois que le développement des microarchitectures et non le procédé technologique. Et pour cause, puisque la firme de Sunnyvale s'est séparée de sa fonderie le 2 mars 2009. L'entité est indépendante et se nomme GlobalFoundries.
Une différenciation entre APU et CPU
C'est l'architecture Piledriver qui devrait être la première à bénéficier de ce nouveau processus de développement. AMD prévoit de distinguer ses APU (Accelerated Processing Unit) de ses CPU, les premiers étant les puces mainstream de la société. AMD a donc pour ambition de les sortir le plus rapidement possible. Ainsi, les cours x86 des puces Fusion intégreront des microarchitectures « diminuées » de la future génération. Elles seront donc à mi-chemin entre la microarchitecture précédente et la future en gestation. Les CPU arriveront, eux, plusieurs mois après et intégreront des cours x86 plus avancés et supportant de nouvelles instructions.
À titre d'exemple, le cour Piledriver sera bien présent dans les APU Trinity et offrira un regain de puissance par rapport à l'architecture Bulldozer. Mais le cour Piledriver finalisé n'arrivera que dans le CPU Viperfish destiné aux serveurs et aux laptops (il succèdera ainsi à l'Orochi présent dans les Opteron et FX).
Le procédé se veut vertueux et permettra à AMD de jalonner sa feuille de route de nouveaux produits pour faire face à la concurrence d'Intel. Les développeurs de logiciels devraient également s'arracher quelques cheveux face à des microarchitectures censées être les mêmes, mais différentes dans les faits. Elles ne supporteront en effet pas les mêmes IPC (nombre d'instructions par cycle) et les mêmes jeux d'instructions.