Open hardware : Android porté sur RISC-V

Android sur RISC-V ? On en avait eu un premier aperçu il y a quelques semaines, sous une forme « minimale ». En l'occurrence, un shell exécuté dans QEMU, sur la base d'un cour 64 bits.

Désormais, on a droit à une démo* avec interface graphique et contrôle tactile. Elle est signée T-Head. Cette filiale d'Alibaba spécialisée dans les semi-conducteurs s'est appuyée sur un processeur de son cru : le XuanTie-910. Elle l'avait présenté à l'été 2019. Et l'avait positionné comme une solution haut de gamme pour les systèmes embarqués. Avec, comme élément de comparaison, le SoC Kirin 970 de Huawei, basé sur des cours Arm Cortex-73.

Le XuanTie-910 peut accueillir jusqu'à 16 cours RV64GC à 2,5 GHz répartis en 4 clusters. La démonstration réalisée avec Android 10 - et dont le code source est ouvert - repose sur une variante à 3 cours cadencés à 1,2 GHz. L'un d'entre eux prend en charge les extensions vectorielles. Le tout s'accompagne d'un cour GPU Vivante GC8000UL.

Gravé en 12 nm, le CPU présente un pipeline à 12 étapes avec exécution dans le désordre. Il prend en charge la mémoire DDR4, l'affichage Full HD et l'Ethernet Gigabit. T-Head a inclus un mode Turbo - désactivable pour la compatibilité RISC-V - qui optimise certaines opérations. Performance annoncée : 7,1/MHz sur CoreMark et 5,8 DMIPS (instructions par seconde)/MHz sur Dhrystone.

Illustration principale © D Coetzee / CC0 1.0